2nm的大挑战

如果您希望可以时常见面，欢迎标星收藏哦~

随着器件特征不断缩小至 2 纳米及以下，计量和检测正在处理与 3D 测量、埋藏缺陷和更高灵敏度相关的一系列问题。

由于新工艺的快速发展压力越来越大，这变得更加具有挑战性。计量工具供应商必须将当前需求提高一到两个工艺节点，以确保解决方案能够满足下一代逻辑、内存和电源模块和传感器等特殊市场更严格的市场需求。

Rathei 表示，正确的预测分析平台可以帮助晶圆厂工程师通过更早地发现生产问题来提高效率、质量、产量和良率。

微小尺寸下的巨大变化

随着前沿设计转向新颖的 3D 架构、互补 FET、基于混合键合的 3D-IC 和各种类型的先进封装，检测和计量方面也将需要做出重大改变。

“计量和检测已进入一个新时代，”imec ITF 研发经理 Anne-Laure Charley 在最近的一次演讲中表示。“我们确实正在从一个计量作为第一步被减少甚至消除的世界过渡到一个计量成为真正技术推动者的世界。我们面临着新的挑战，这些挑战推动着我们采用新的创新方法。”

Charley 指出，为了使 EUV 光刻和计量技术能够满足 CFET 的首批硅片需求，需要付出巨大的开发努力，并强调需要检测和测量越来越小越来越薄的 3D 结构中的隐藏特征和缺陷。

“3D 系统架构意味着检测埋藏在金属中的空隙，”她说。“您需要对 10nm 缺陷或纳米薄层进行表征。边缘放置误差 是 15 年前引入的，包括 CD、覆盖、OPC 以及局部和全局变化的贡献因素。ASML 预测，从现在起 10 年后，每个参数都必须控制在纳米以下。”

如今，光学计量和基于 SEM 的工具都是主流且已投入生产，而 X 射线衍射成像则可以满足特定的生产需求，包括先进封装的需求。

布鲁克英国工厂经理约翰·沃尔 表示:“我们曾与客户合作，使用 X 射线衍射成像技术对 CoWoS(台积电的晶圆基板芯片)进行成像，他们实际上是将芯片堆叠在一起，然后从基板上研磨硅，因为它实际上是结构中的死块。他们发现，XRDI 技术可以检测到裂缝、边缘缺陷和多种问题，这些问题可能导致设备在后端工艺和封装前发生灾难性故障。”

扇出工艺过程中更先进的质量控制导致对基板上的芯片/芯片的要求更加严格。白光干涉测量法可同时测量垂直和横向 CD，例如通孔深度、铜或光刻胶厚度以及扇出层之间的覆盖。“计量对于先进的 2.5D 封装至关重要。我们的能力与我们主要客户的制造工艺流程融为一体，”布鲁克触针和光学计量总经理 Samuel Lesko 表示。

在某些情况下，可以使用电子束电压对比度测量法通过电气方式检测出埋藏的缺陷。PDF Solutions 工程副总裁 Indranil De 解释说:“如果在 CMP 之后有一个检查步骤，并且触点下方有一个埋藏的空隙，导致触点基本上断开，则可能无法使用光学检查看到空隙。假设它是一个钨触点。由于该埋藏空隙，该钨触点与下面的金属在电气上断开，或者该触点可能接触到下面的另一条金属线。因此，它会导致电气短路或断路，可以在制造过程中使用电压对比度检查检测到。在前沿芯片中，例如在 3nm 节点或 12 到 14nm 特征尺寸，每个晶体管有 3 个触点。因此，接触层最密集，因为触点数量是 5000 万的 3 倍，或者芯片上有多少个晶体管。”

因此，预先准备工作包括挖掘布局中的敏感接触、通孔或金属线，然后仅沿这些关键路径执行 VC 测试。

从 2010 年左右第一台 3D 设备问世开始，散射测量法在工艺控制回路中的地位就逐渐巩固，因为它可以测量自上而下方法无法测量的结构尺寸，例如凹入特征和轮廓大于 90 度的光栅。散射测量法结合了光谱椭圆偏振法和反射法，之所以这样称呼，是因为特征尺寸和形状是根据周期性阵列的散射光图案计算出来的。最近，中红外散射测量法使具有相似光学特性的材料之间的对比度更大。在纳米片晶体管中，红外散射测量法可以测量 3D NAND 通道中的关键氮化硅凹槽。

随着 CFET 设备的引入，该技术将变得更加重要，这些设备通过堆叠 pMOS 和 nMOS 晶体管来扩展，大约在 7? 技术节点。散射测量工具的灵敏度取决于表面材料之间的光学特性以及光束与之相互作用的材料体积。

Onto Innovation应用开发总监 Nick Keller 表示:“红外散射测量法从纳米片延伸到 CFET 架构。CFET是一个有趣的案例，因为它是垂直向上移动的。从光学角度来看，你实际上会获得更多信号，因为单位面积的材料体积更大，因此与光的相互作用更多。但问题在于客户希望提取更多参数。因此挑战可能会平衡。你会获得更高的灵敏度，因此会获得更多信息，但由于更多参数很重要，因此参数之间可能会存在更多相关性。”

其他人也同意这一观点。imec 的 Charley 表示:“散射测量法是一种强大的计量技术，可以提取许多感兴趣的参数。”此外，例如，可以通过适当的机器学习算法来改善散射测量法结果与 AFM 参考数据的相关性。“当我们在标准方法的基础上引入机器学习时，我们可以显著改善机器与参考的相关性。”

她指出，机器学习还有助于提高 CD-SEM 测量的信噪比。

尽管取得了这些进展，但光学检测可能正在失去动力。西门子 EDA 的 Calibre Semi Solutions 晶圆厂解决方案总监 Le Hong 表示:“光学检测过程通常被认为是缺陷检测的主力，但在波长和分辨率方面面临限制。随着先进节点中关键尺寸的不断缩小，光学检测正被推向极限。尽管吞吐量有所提高，但全芯片和全晶圆电子束检测在为大批量生产做好准备之前还有很长的路要走。”此外，优化光学检测的灵敏度以捕获真正缺陷，同时最大限度地减少虚假/干扰缺陷变得越来越具有挑战性。”为了应对这些挑战，Hong 指出，对能够从光学到扫描电子显微镜 审查智能降采样的软件的需求日益增长，特别是在高干扰情况下。“该软件还必须具备 HVM 内联使用所需的性能。西门子 EDA 的 Calibre SONR 产品提供了一种尖端解决方案，它利用人工智能驱动的算法进行光学到 SEM 审查降采样。Hong 表示:“这种方法不仅具有设计和工艺感知能力，而且性能完全可以在线上用于 HVM 应用。特征驱动的下采样算法非常适合有效处理热扫描期间常见的高干扰计数。此外，它还表现出对光学检测和设计之间有限的空间相关性的出色容忍度。使用 SONR 下采样，缺陷命中率有可能显著提高，平均比当前标准高出 5 倍。”

混合键合准备

许多晶圆厂正在探索键合工艺之前和之后最适合用于混合键合的计量/检测方法。混合键合将略微凹陷在介电场中的小铜垫(lt;10 μm)聚集在一起。白光干涉法是一种光学轮廓仪，可用于表征晶圆边缘的 CMP 边缘滚落，但也可用于测量键合前的铜凹陷深度。

WLI 中的相移干涉 模式用于监控晶圆级的形貌，包括铜凹陷深度。晶圆上的凹陷深度有严格的规范。铜太少会导致开路，而铜太多会导致铜延伸到阻挡层氧化物之外并可能造成短路。

在测量铜凹陷时，计量技术之间存在重叠，尤其是在 WLI 轮廓仪和另一种领先的原子力显微镜 方法的情况下。虽然 WLI 轮廓仪结合了 4 倍的吞吐量，能够在同一芯片中映射数百万个铜垫，但 AFM 提供了氧化物和铜之间的精确偏移，以补偿 WLI 测量。AFM 还扩展了扫描速度和扫描长度的范围，涵盖了 CMP 后的整个芯片平整度以及垫凹陷。

结合计量和分析

如今，工艺和产量工程师最关心的问题之一是控制工艺变异性，这会影响晶圆内部的运行情况，以及晶圆间和批次间的结果。事实上，许多晶圆工艺的跨晶圆特征并不罕见。

proteanTecs 业务开发高级总监 Nir Sever 表示:“晶圆上芯片的位置对于理解所见的任何变化类型至关重要，因为在典型的晶圆上，性能最佳的芯片呈甜甜圈形状。晶圆中心和边缘的芯片表现比其余部分更差。”

这种时间和功率变化可以与芯片级标识符相匹配。“将任何遥测信息与芯片在晶圆上的位置联系起来的基本方法是使用我们称之为 ULT 或单元级标识符的东西，”Sever 说。“通常在晶圆分类结束时，您会将每个芯片的 ID 编程到非易失性存储器中，从那时起，您就可以跟踪认证 ID 到晶圆上的确切位置、晶圆编号、批号及其制造历史。”

在涉及芯片的先进封装应用中，成品芯片的电气性能变化变得尤为重要，例如 HBM4 DRAM 芯片、SRAM 和处理器的异构堆栈或任意数量的芯片组合。

这种唯一标识符在数字电路中很常见，但一些模拟部件或小型分立器件通常没有标识符。单个芯片 ID 对于硅片生命周期管理至关重要，可以跟踪器件从设计到制造、使用到使用寿命结束的性能。标识符还可以帮助工程师识别在现场使用过程中可能导致硬故障的潜在故障，并确保组装的部件是可追溯的。

西门子数字工业软件首席技术产品经理 Jayant D'Souza 表示:“每一项新技术都会带来一些问题。例如，对于环栅晶体管，我们看到的晶体管故障比以前更加隐蔽。此外，故障分析成本和晶圆成本本身也在增加，这使得每个学习周期的成本都大大增加。”

这在推出尖端工艺时尤为明显。Synopsys 产品管理高级总监 Matt Knowles 表示:“在产量提升过程中，有三个重大的新发展。首先，我们发现扫描链故障持续到生产阶段。随着工艺节点和晶体管设计变得越来越复杂，工艺窗口变得越来越敏感。设计相关的缺陷模式越来越多——软故障仅在特定电压或特定时序条件下发生，与硬故障不同。因此，客户需要将这些设计相关信息拉入分析平台本身，并能够以自动化方式进行这些产品级关联。”

诺尔斯表示，另外两个发展是扫描链故障在生产过程中持续存在，以及测试数量的增加，尤其是对于人工智能芯片而言。

“我们发现扫描链故障会持续到更成熟的节点和更成熟的工艺中，”他说。“以前，在初始爬坡期间，扫描链故障率非常高，但在解决这些问题后，数字下降了。在爬坡初期，扫描链与逻辑链的故障率可能分别为 60% 和 40%，然后会降低到扫描链故障率 20% 到 30% 左右。但我们听说扫描链故障仍在继续。一些故障以设计为中心，一些故障以缺陷为中心。因此，客户必须收集更多扫描链故障，并可能进行更多链诊断，这需要能够收集所有数据、分析所有数据并帮助他们找到根本原因的分析工具。”

Knowles 还指出测试数量正在快速增加。“特别是当你拥有一些超大规模芯片时，他们尝试进行多种不同类型的测试来发现诸如静默数据损坏之类的问题，测试数量已经从几万增加到几十万，我们正在准备进行 100 万次测试。庞大的数据量给你的分析平台带来了巨大的压力。”

处理数据

与工厂良率管理系统 相关的分析平台可以针对工艺异常提供预警、识别质量受损部件，并更好地洞察生产数据。“借助监控规则，我们的算法可以根据对数据偏差或异常的早期了解来预测故障，本质上允许制造商根据早期预警信号采取行动，而不是在为时已晚时才对重大制造问题做出反应，从而避免代价高昂的生产事故，”DR Yield 的 Rathei 表示。“此外，我们用户友好的数据分析功能为生产优化提供了进一步的深入洞察。”

西门子 EDA 公司的 Hong 表示，近年来，促进从设计到制造的良率优化的软件需求大幅增长。“代工厂尤其注重人工智能驱动的工艺优化、晶圆工艺黄金路径发现以及设计到良率限制的根本原因分析。我们的 Calibre Fab Insight 软件套件可帮助代工厂优化工艺，同时提供宝贵的设计见解。此外，Calibre SONR 软件利用机器学习算法来解读设计参数对系统性良率限制缺陷的贡献。它还可以自动生成避免缺陷的 DFM 检查库。”另一方面，Hong 解释说，无晶圆厂公司更倾向于超越传统的基于几何图案匹配的设计修复方法。他们需要能够在整个芯片级别高效提取每个门的工艺相关特征的软件。此外，还需要一种基于 ML 的高性能算法来实现可调的模糊匹配程度。通过结合这些功能，无晶圆厂公司可以早在 T0 测试芯片级流片时就开始进行良率学习，并将这种学习无缝扩展到第一个产品芯片流片。”

业内多家公司正在展开合作，将海量数据整合到一个平台，甚至建立两个可以交换信息的平台，例如 PDF Solutions 的 FIRE 平台和西门子的 Tessent，以帮助解决在早期试运行阶段导致系统性缺陷的布局敏感性问题。

PDF Solutions 技术研究员 Tomasz Brozek 表示:“此阶段的缺陷可能是由工艺相关的根本原因或设计相关的根本原因引起的，或者两者兼而有之。体积扫描诊断与根本原因反卷积 相结合，可在故障芯片群体上创建缺陷帕累托图。”

“RCD 建模的根本原因已成功发现细微的随机和工艺相关缺陷。随着 5nm 或 3nm 等较新的技术节点的出现，与设计相关的系统性缺陷将继续导致制造生产过程中的损耗机制，”Brozek 补充道。

Nordson Test amp; Measurement公司的 Brad Perkins 表示，分析平台的设计与计量工具无关。“无论是光学、X 射线还是超声波检测，您都会看到规格限制内更严格的控制限值，而借助先进的工艺控制，您可以开始识别工艺漂移，而这正是当今工具的真正价值所在。它不会让漏洞泄露到现场，当您查看安全气囊或自动驾驶中的设备故障时，这当然至关重要。”

“一旦完成图像解释，数据导出几乎与机器无关。我们要进行的数据导出显然是单元级可追溯性，”Perkins 说。“它可能是 JEDEC 托盘上的单个部件。它可能是晶圆上与芯片相对应的特定位置。不同的客户会关注不同的东西。通常，它可以总结关键空洞的位置、总关键缺陷，如果某个过程开始偏离，我们可以直接从机器发出警报，或者我们可以与站控制器、MES、SECS-GEM 等合作。”

结论

计量和检测面临的最大挑战之一是在生产线前端和后端检测日益复杂的三维结构中的隐藏缺陷或特征。提高产量的需要取决于系统性缺陷的早期识别，这些缺陷可能与设计或工艺有关。

在新节点和高级封装中，这只会变得更加复杂。但工程团队可以通过机器学习的新一轮数据分析来提高他们的速度，这可以帮助更快地识别问题，并更好地了解可能出现的问题和已经出现的问题以及原因。

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

今天是《半导体行业观察》为您分享的第3917内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID:icbank

喜欢我们的内容就点“在看”分享给小伙伴哦

免责声明：该文章系本站转载，旨在为读者提供更多信息资讯。所涉内容不构成投资、消费建议，仅供读者参考。